Das Fraunhofer IPMS entwickelt plattformunabhängige TSN-IP-Cores für FPGA und ASIC-Implementierungen und bietet darauf aufbauend Entwicklungsleistungen für kundenspezifische Systementwicklungen an. Die aktuelle Entwicklung ist ein Multiport-TSN-Switch IP Core. In der Standardkonfiguration bietet der Core vier externe Ports und einen internen CPU-Port. Der flexible Aufbau des Cores ermöglicht jedoch eine Skalierung auf bis zu 16 Ports.